USB3.0、PCIe、PCI等各总线速度对比与介绍
需要注意的是，在一些新的技术标准中，为了防止数据在高速传输中出错而加入了校验码，比如PCI-E 2.0、USB 3.0和SATA 3.0中采用的是8/10编码，每10位编码中只有8位是真实数据，这时单位换算就不再是1:8而是1:10了，USB 3.0的5Gbps速度实际上是理论500MB/s而非理论625MB/s，SATA 6Gbps的理论速度则是600MB/s而非750MB/s。PCI Expr
PCIe扫盲系列博文连载
第一阶段的目录篇地址为：http://blog.chinaaet.com/justlxy/p/5100053251本地连接：https://blog.moper.net/1568.html第二阶段的目录篇地址为：http://blog.chinaaet.com/justlxy/p/5100053328本地连接：https://blog.moper.net/1569.html第三阶段的目录篇地址为：
PCIe扫盲系列博文连载目录篇（第五阶段）
本文为PCIe扫盲系列博文连载目录篇（第五阶段），主要内容包括Power Management概述、PCIe卡Spec（CEM）导读等内容，以及部分对之前四个阶段的文章的补充内容。更多内容仍在更新，初步目录如下：1、Power Management概述（一）：http://blog.chinaaet.com/justlxy/p/51000618722、Power Management概述（二）：h
PCIe扫盲系列博文连载目录篇（第四阶段）
本文为PCIe扫盲系列博文连载目录篇（第四阶段），主要内容包括错误检测与处理，PCIe中断机制（INTx，MSI/MSI-X），PCIe复位机制，热插拔简要介绍相关内容等。1、PCIe扫盲——PCIe错误定义与分类：http://blog.chinaaet.com/justlxy/p/51000577822、PCIe扫盲——PCIe错误检测机制：http://blog.chinaaet.com/j
PCIe扫盲系列博文连载目录篇（第三阶段）
本文为PCIe扫盲系列博文连载目录篇（第三阶段），主要内容包括TLP Header详解、Flow Control（流量控制）基础、Quality of Service简介、数据链路层包（DLLP）、Ack/Nak 机制详解和物理层逻辑子层基础等。1、PCIe扫盲——TLP Header详解（一）：http://blog.chinaaet.com/justlxy/p/51000533522、PCIe
PCIe扫盲系列博文连载目录篇（第二阶段）
本文为PCIe扫盲系列博文连载目录篇（第二阶段），主要内容包括PCIe的配置空间、地址空间、事务层包（TLP）路由等。目录如下：1、PCIe扫盲——BDF与配置空间：http://blog.chinaaet.com/justlxy/p/51000532622、PCIe扫盲——配置空间的读写机制：http://blog.chinaaet.com/justlxy/p/51000533183、PCIe扫
PCIe扫盲系列博文连载目录篇（第一阶段）
本文为PCIe扫盲系列博文连载目录篇（第一阶段），所谓第一阶段就是说后面还有第二阶段和第三阶段……第一阶段主要是介绍PCIe总线的发展历史与展望，PCI总线和PCI-X总线的简要回顾，PCIe总线的体系结构入门，PCIe总线的事务层、数据链路层，物理层入门；最后以一个简单的例子进行总结与回顾。目录如下：1、前言篇：PCIe扫盲——PCIe简介：http://blog.chinaaet.com/ju
PCIe传输速率和可用带宽（吞吐量）计算
参考：https://baike.baidu.com/item/pcie/2167538?fr=aladdinhttp://blog.csdn.net/zenglichuanjia/article/details/47297845http://www.baike.com/wiki/GT/s=======================================================
PCIe传输速率计算方法
PCIe传输速率计算方法PCIe是全双工的总线，一个lane由两对差分信号线，即4根信号线。Lane的数量称为位宽，在一个PCIe cycle，N个lane可同时接收和发送各N个比特信息。不同版本的PCIe总线，其工作时钟频率不同，但一般都是在100MHz的基准频率上通过PLL达到的高频率。PCe的带宽有几种衡量指标：原始传输速率（Raw Transfer Rate）：即每一秒内传输的次数，单位是
AHCI，SATA，NVME
1、AHCI：Advanced Host Controller Interface 高级主机控制器接口由Intel定义的技术标准，规定SATA HBA（Host Bus Adaptor）的实现行为。主机系统内存和attached存储设备之间数据的交换。http://zidi.cc/archives/315AHCI gives software developers and hardware des